

JP 5175929

1998/F 130 (7266\*47)

1/1 WPAT - (C) Derwent- image

AN - 1993-255108 [32]

XP - N1993-196294

TI - Sync. digital transmission system frame phase synchroniser - comprises  
sending-frame counter, offset-address detector and arithmetic unit to  
reduce circuit size NoAbstract

DC - W01

PA - (NITE ) NIPPON TELEGRAPH & TELEPHONE CORP

NP - 1

NC - 1

PN - JP05175929 A 19930713 DW1993-32 H04J-003/06 21p \*

AP: 1992JP-0122171 19920514

PR - 1991JP-0280137 19911025

IC - H04J-003/06 H04L-007/08 H04L-012/48

AB - JP05175929 A

(Dwg. 1/14)

MC - EPI: W01-A03C W01-A04 W01-A06E1 W01-A06F

UP - 1993-32

::ODMAMHODMA\CB;125793;1

(11)特許出願公開番号

特開平5-175929

(43)公開日 平成5年(1993)7月13日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 J 3/06	D	8843-5K		
H 0 4 L 7/00	A	7928-5K		
7/08	Z	7928-5K		
12/48				
		8529-5K	H 0 4 L 11/20	Z
			審査請求 未請求 請求項の数4(全 21 頁) 最終頁に続く	


(21)出願番号	特願平4-122171	(71)出願人	000004226 日本電信電話株式会社 東京都千代田区内幸町一丁目1番6号
(22)出願日	平成4年(1992)5月14日	(72)発明者	市森 峰樹 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内
(31)優先権主張番号	特願平3-280137	(72)発明者	深見 健之助 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内
(32)優先日	平3(1991)10月25日	(72)発明者	片岡 秀樹 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内
(33)優先権主張国	日本(JP)	(74)代理人	弁理士 古谷 史旺

(54)【発明の名称】 フレーム位相同期方法およびフレーム位相同期回路

(57) 【要約】

【目的】 ポインタを用いた同期デジタル伝送方式におけるフレーム位相同期方法およびフレーム位相同期回路に関し、受信フレームのポインタ値の変更から1フレーム以内に送出フレームのポインタ値を正確に設定でき、かつフレーム内のポインタ数が増えても回路規模の増大を最小限に抑えることを目的とする。

【構成】 ユーザ情報を送出フレームに設定するときにポインタ値を新たに設定するフレーム位相同期回路において、送出フレームに対して固定位相でユーザ情報のアドレスを計数する送出フレームカウンタと、受信フレームの特定ユーザ情報が送出フレームに出現した時点における送出フレームカウンタの計数値をオフセットアドレスとして記憶するオフセットアドレス検出手段と、受信フレームにおけるポインタ値とオフセットアドレスとの演算処理を行い、送出フレームにおけるポインタ値を算出する演算手段とを備えて構成する。



## 【特許請求の範囲】

【請求項1】 フレーム同期信号、複数のユーザ情報およびフレーム内のユーザ情報の先頭位置を示すポインタ値が設定されるポインタを有するフレーム信号を受信し、装置内フレーム位相に同期した送出フレームを構成する際に、フレーム同期信号およびポインタは装置内フレーム位相に同期したアドレスに設定し、ユーザ情報は遅延させずに設定してその先頭位置のアドレスに応じてポインタ値を変更するフレーム位相同期方法において、送出フレームに対して固定位相でユーザ情報のアドレスを計数し、受信フレームの特定ユーザ情報が送出フレームに出現した時点のオフセットアドレスを求め、受信フレームにおけるポインタ値と前記オフセットアドレスとの演算処理により、送出フレームにおけるユーザ情報の先頭位置を示すポインタ値を算出し、送出フレームにおけるポインタ値の変更処理に供することを特徴とするフレーム位相同期方法。

【請求項2】 受信フレームのユーザ情報および受信フレームのポインタから検出されるユーザ情報の先頭位置を示すポインタ値を記憶する記憶手段と、前記記憶手段から読み出したユーザ情報を送出フレームに設定し、そのポインタにユーザ情報の先頭位置を示すポインタ値を新たに設定してフレーム位相同期をとる送出フレーム構成手段とを備えたフレーム位相同期回路において、前記送出フレームに対して固定位相でユーザ情報のアドレスを計数する送出フレームカウンタと、前記受信フレームの特定ユーザ情報が前記送出フレームに出現した時点を検出し、その時点における前記送出フレームカウンタの計数値をオフセットアドレスとして記憶するオフセットアドレス検出手段と、前記受信フレームにおけるポインタ値と前記オフセットアドレスとの演算処理を行い、送出フレームにおけるポインタ値を算出して前記送出フレーム構成手段に与える演算手段とを備えたことを特徴とするフレーム位相同期回路。

【請求項3】 フレーム同期信号、複数のユーザ情報およびフレーム内のユーザ情報の先頭位置を示すポインタ値が設定されるポインタを有するフレーム信号を受信し、装置内フレーム位相に同期した送出フレームを構成する際に、フレーム同期信号およびポインタは装置内フレーム位相に同期したアドレスに設定し、ユーザ情報は遅延させずに設定してその先頭位置のアドレスに応じてポインタ値を変更するフレーム位相同期方法において、送出フレームに対して固定位相でユーザ情報のアドレスを計数し、受信フレームの特定ユーザ情報が送出フレームに出現した時点のオフセットアドレスを求め、複数の受信ポインタ値に対して時分割で終端処理を行い、終端結果の装置内ポインタ値と前記オフセットアドレスとの演算処理により、送出フレームにおけるユーザ

情報の先頭位置を示すポインタ値を算出し、送出フレームにおけるポインタ値の変更処理に供することを特徴とするフレーム位相同期方法。

【請求項4】 受信フレームのユーザ情報および受信フレームのポインタから検出されるユーザ情報の先頭位置を示すポインタ値を記憶する記憶手段と、

前記記憶手段から読み出したユーザ情報を送出フレームに設定し、そのポインタにユーザ情報の先頭位置を示すポインタ値を新たに設定してフレーム位相同期をとる送出フレーム構成手段とを備えたフレーム位相同期回路において、

前記送出フレームに対して固定位相でユーザ情報のアドレスを計数する送出フレームカウンタと、

前記受信フレームの特定ユーザ情報が前記送出フレームに出現した時点を検出し、その時点における前記送出フレームカウンタの計数値をオフセットアドレスとして記憶するオフセットアドレス検出手段と、

複数の受信ポインタ値を時分割で終端し、終端結果である装置内ポインタ値をそれぞれ記憶する受信ポインタ処理手段と、

前記オフセットアドレスと前記装置内ポインタ値との演算処理を行い、送出フレームにおけるポインタ値を算出して前記送出フレーム構成手段に与える演算手段とを備えたことを特徴とするフレーム位相同期回路。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、ポインタを用いた同期デジタル伝送方式において、各々独立なフレーム位相をもって入力する信号の位相を受信側装置のフレーム位相に同期させるフレーム位相同期方法およびフレーム位相同期回路に関する。

## 【0002】

【従来の技術】 将来の映像通信あるいは高速デジタルデータ通信その他の広帯域ISDNサービスを世界統一のインタフェースで提供するために、ユーザ・ネットワークインタフェース(UNI)およびネットワーク構造の基本としてネットワークノードインタフェース(NNI)の研究が進められている。

【0003】 図10は、ネットワークのインタフェース規定点を示す図である。図において、ネットワークノードインタフェース(NNI)は、中継線伝送路101に接続されるネットワークセンタの伝送端局装置(LT)111と多重化装置(MUX)112との間に規定される。多重化装置112には交換機(SW)113が接続され、さらに加入者線端局装置(LT)114を介して加入者線102が接続される。加入者線102の他端にはユーザの回線終端装置(NT)121が接続され、さらに通信機器(TE)122が接続され、その間にユーザ・ネットワークインタフェース(UNI)が規定される。

3

【0004】CCITTでは、このネットワークノードインタフェースについて3種類のデジタルハイアラキを統合するために、新しい同期インタフェースを同期デジタルハイアラキ(SDH:Synchronous Digital Hierarchy)として標準化した。

【0005】図11は、同期デジタルハイアラキの基本となるSTM-1(Synchronous Transfer Module Level One)のフレーム構成を示す図である。なお、ここでは1次元で表現していたフレーム構成を9等分して9行に重ねて2次元で表現する。156Mb/sのSTM-1は、9バイト×9行のセクションオーバーヘッド(SOH)131と261バイト×9行のペイロード132から構成され、ペイロード132には3個のバーチャルコンテナ(VC-3)133<sub>1</sub>~133<sub>3</sub>が収容される。なお、セクションオーバーヘッド131は、1バイトずつ順に各バーチャルコンテナ対応になっている。

【0006】ここで、1つのバーチャルコンテナ(VC-3)とそれに対応するセクションオーバーヘッドを併せた基本フレーム構成(STM-0)について図12に示す。図において、基本フレームは、フレーム同期信号141、ポインタ142、オーバーヘッドビット143を含むセクションオーバーヘッド部と、ユーザ情報144が配置されるバーチャルコンテナ部(VC-3)とにより構成される。このうち、セクションオーバーヘッド部はフレームに対して固定位置に配置されるが、バーチャルコンテナ部内でユーザ情報が配置される位置は固定されていない。ポインタ142には、このユーザ情報の先頭が存在する位置(ポインタからのオフセット値)が書かれる。なお、ポインタ142の次のタイムスロットがオフセット0のユーザ情報であり、ポインタ値が一定であれば、それに対応して各フレームにおけるユーザ情報の先頭位置は同じオフセット位置にある。

【0007】ネットワークノードインタフェース(NNI)の基本機能の1つであるフレーム位同期は、受信したユーザ情報を受信側の装置内フレーム位相に同期させることである。それは、図13に示すように、受信フレームの位相と装置内フレームの位相が不一致であれば、フレーム同期信号等の部分は装置内フレームの位相に合わせて遅延するが、ユーザ情報を時間遅延なしに装置内に取り込むと受信フレーム①と送出フレーム②との間でポインタ151とユーザ情報の先頭152との位置関係(ポインタ値X)が変わる。ここで、受信フレームと装置フレームとの位相差 $\alpha$ 分だけポインタ値を変更する( $X-\alpha$ )ことにより、ユーザ情報をほとんど遅延させることなく受信フレームから装置内フレームへ乗り換えるフレーム位同期を行うことができる。

【0008】このように、新しい同期デジタルハイアラキの技術的特徴の1つは、ポインタを用いた同期方法の採用にある。このポインタを用いることにより、フレーム内のユーザ情報位相が変化した場合には、対応す

4

るポインタ値を追従させることによりユーザ情報位相を管理することができ、多重化処理に必要な遅延時間を短くしかつ処理回路の規模を小さくすることができる。すなわち、従来のフレーム同期信号を基準に同期をとる方法に比べて、ユーザ情報の遅延が少なく、簡単な装置構成で1GHzを超える高速信号まで同期多重化することができる。

【0009】さて、ポインタを用いてフレーム位同期を実現する従来のフレーム位同期回路では、次のようにして付け替えるべきポインタ値を求めていた。受信フレームのユーザ情報をメモリに順次アドレスを指定して書き込むとともに、検出される受信フレームのポインタで指定された値をダウンカウンタにセットし、受信フレームのオフセット0からカウントダウンを行い、ダウンカウンタが0となったときのメモリのアドレスを記憶させる。なお、このアドレスは、受信フレームのポインタが指示するユーザ情報の先頭が書き込まれたアドレスである。

【0010】一方、送出フレームを生成する際には、送出フレームのフレーム同期信号を基準として、送出フレームのポインタからオフセット0で出力側のカウンタを0にセットし、カウントアップを始める。また、メモリからは順次アドレスを指定してユーザ情報を読み出し、送出フレームのフレーム同期信号、ポインタ、オーバーヘッドビットの間のペイロード部に、そのユーザ情報を多重化してゆく。

【0011】ここで、受信フレームでユーザ情報の先頭を格納したときのメモリのアドレスで読み出されるユーザ情報が送出フレームにおけるユーザ情報の先頭になるので、送出フレームにおけるポインタ値の設定は、送出フレームのポインタを設定してからユーザ情報の先頭を読み出すまでの計数値を出力側のカウンタで検出し、これを送出フレームのポインタ値とする。すなわち、図13に示す $X-\alpha$ を直接計数するものであった。

【0012】しかし、この方法は、定常動作すなわち受信フレームの各フレームにおけるポインタ値が不変である場合には問題ないが、受信フレームのポインタ値(ユーザ情報の先頭アドレス)に変更が生じたときには、送出フレームのポインタに正しいポインタ値がセットされるまでに1フレーム以上の時間が必要になり、その間のユーザ情報が無効になってしまう問題がある。したがって、受信フレームにおけるポインタ値の変更がしばしば起こる通信システムでは、通信品質を著しく劣化させる要因になっていた。

【0013】この問題点を解決するフレーム位同期方法として、送出フレームのポインタ値を付け替えるに当たってそのポインタ値をダウンカウンタを用いて算出する方法が提案されている。この方法では、受信フレーム内の特定ユーザ情報が送出フレームに出現した時点から送出フレームのポインタまでのユーザ情報数 $\alpha$ を受信フ

レームのポインタ値 $X$ から減算し、送出フレームにおけるポインタ値 $X-\alpha$ を求める構成になっている。

【0014】図14は、ダウンカウンタを用いた従来のフレーム位相同期回路の構成例を示すブロック図である。図において、受信フレームのユーザ情報は、書き込み制御回路11が指示するアドレスに従ってメモリ12に書き込まれる。読み出し制御回路13はメモリ12からユーザ情報を読み出す際のアドレスを指示する。アドレス記憶用バッファ14は受信フレーム内の特定ユーザ情報をメモリ12に書き込んだアドレスを記憶する。比較器15は、アドレス記憶用バッファ14に記憶されたアドレスと、読み出し制御回路13が出力するアドレスとを比較しその一致を検出することにより、受信フレーム内の特定ユーザ情報が送出フレームに出現した時点を判定する。すなわち、受信フレームと送出フレームの位相差に対応するタイミングで一致検出信号が出力される。

【0015】受信フレームカウンタ16は、受信フレーム位相を取り込んで受信フレームのオフセットアドレスを計数し、ポインタ検出回路17およびポインタバッファ18に与える。ポインタ検出回路17は、それに応じて受信フレーム内のユーザ情報先頭位置を示すポインタを検出し、ポインタバッファ18はそのポインタ値を記憶する。ダウンカウンタ161は、ポインタバッファ18に記憶されたポインタ値を記憶し、装置内フレーム位相に応じてそのポインタ値をカウントダウンし、比較器15から出力される一致検出信号の入力タイミングでそのときの値を送出フレームのポインタ値としてセレクト22に送出する。セレクト22は、このポインタと、別途与えられるフレーム同期信号、オーバーヘッドビット、メモリ12から読み出されたユーザ情報とを多重化してゆく。

【0016】ところで、図13に示すように、受信フレームにおけるポインタが $X$ 、すなわち受信フレームにおけるユーザ情報先頭位置がポインタのタイムスロットから $X$ 番目（オフセット $X$ ）にあり、フレーム位相が受信フレームと送出フレームとの間で $\alpha$ タイムスロットずれているとすると、送出フレームでのポインタ値は $X-\alpha$ となる。

【0017】図14に示す回路構成では、受信フレームでのポインタ値に変更があったときにも、送出フレームにポインタ値を設定する前に、受信フレームでのポインタ値 $X$ と位相差 $\alpha$ が検出できるので、1フレーム内すなわち受信フレームと送出フレームの位相差後に新しいポインタ値 $X-\alpha$ を発生させることができ、通信データの無効部分を減らすことが可能となる。

【0018】また、この方法を用いることにより、受信フレームにおけるポインタ値が変更された際にも、1フレーム以内に送出フレームにおけるポインタ値も追隨して変化させることができる。

【0019】

【発明が解決しようとする課題】しかし、図14に示す従来構成では、ポインタ単位にポインタ変換用のダウンカウンタ161が必要となる。したがって、フレーム内に複数のポインタが収容されている場合には、そのポインタの数だけダウンカウンタを用意しなければならなかった。

【0020】たとえば、同期デジタルハイアラキ（SDH）のSTM-1フレームでは、2kHzフレームの乗り換えを行うTUポインタが84個収容される場合があるが、この2kHzフレーム位相同期に関するポインタ付け替え用として、各TUポインタ単位に84個のダウンカウンタが必要となる。また、各ダウンカウンタにおいて、以上の機能を論理集積回路上で実現する場合には、ポインタ数に対応してダウンカウンタを構成しなければならず、回路規模の増大を引き起こしていた。

【0021】今後一層の高速広帯域伝送に向けてフレームへのユーザ情報の多重度が上がるとみられ、フレーム内に収容されるポインタ数もさらに増大すると予想されるが、上述した従来方法ではダウンカウンタの数がポインタ数に対応して増え、それに伴う回路規模の増大によって集積回路の実現が困難になる問題点が生じてきた。

【0022】本発明は、受信フレームのポインタ値の変更から1フレーム以内に送出フレームのポインタ値を正確に設定でき、かつフレーム内のポインタ数が増えても回路規模の増大を最小限に抑えることができるポインタ処理方法をもつフレーム位相同期方法およびフレーム位相同期回路を提供することを目的とする。

【0023】

【課題を解決するための手段】請求項1に記載の発明は、送出フレームに対して固定位相でユーザ情報のアドレスを計数し、受信フレームの特定ユーザ情報が送出フレームに出現した時点のオフセットアドレスを求め、受信フレームにおけるポインタ値とオフセットアドレスとの演算処理により、送出フレームにおけるユーザ情報の先頭位置を示すポインタ値を算出し、送出フレームにおけるポインタ値の変更処理に供するフレーム位相同期方法をとる。

【0024】請求項2に記載の発明は、送出フレームに対して固定位相でユーザ情報のアドレスを計数する送出フレームカウンタと、受信フレームの特定ユーザ情報が送出フレームに出現した時点を検出し、その時点における送出フレームカウンタの計数値をオフセットアドレスとして記憶するオフセットアドレス検出手段と、受信フレームにおけるポインタ値とオフセットアドレスとの演算処理を行い、送出フレームにおけるポインタ値を算出して送出フレーム構成手段に与える演算手段とを備えてフレーム位相同期回路を構成する。

【0025】請求項3に記載の発明は、送出フレームに対して固定位相でユーザ情報のアドレスを計数し、受信

7

フレームの特定ユーザ情報が送出フレームに出現した時点のオフセットアドレスを求め、複数の受信ポインタ値に対して時分割で終端処理を行い、終端結果の装置内ポインタ値とオフセットアドレスとの演算処理により、送出フレームにおけるユーザ情報の先頭位置を示すポインタ値を算出し、送出フレームにおけるポインタ値の変更処理に供するフレーム位相同期方法をとる。

【0026】請求項4に記載の発明は、送出フレームに対して固定位相でユーザ情報のアドレスを計数する送出フレームカウンタと、受信フレームの特定ユーザ情報が送出フレームに出現した時点を検出し、その時点における送出フレームカウンタの計数値をオフセットアドレスとして記憶するオフセットアドレス検出手段と、複数の受信ポインタ値を時分割で終端し、終端結果である装置内ポインタ値をそれぞれ記憶する受信ポインタ処理手段と、オフセットアドレスと装置内ポインタ値との演算処理を行い、送出フレームにおけるポインタ値を算出して送出フレーム構成手段に与える演算手段とを備えてフレーム位相同期回路を構成する。

【0027】

【作用】本発明は、受信フレームの特定ユーザ情報が送出フレームに出現した時点の送出フレームのオフセットアドレスを検出することにより、1フレームのユーザ情報数を用いて受信フレームと送出フレームとの位相差を求めることができる。さらに、受信フレームにおけるポインタ値から受信フレームと送出フレームとの位相差を減算することにより、送出フレームのポインタに設定するポインタ値を求めることができる。したがって、受信フレームのポインタ値に変更があった場合でも、送出フレームにポインタを設定する前に新しいポインタ値を算出することができる。

【0028】このような機能は、送出フレームのオフセットアドレスを求める送出フレームカウンタおよびオフセットアドレス検出手段が、同一フレーム内の複数のポインタ処理に対して共通に1つあれば実現できる。また、受信フレームのポインタから送出フレームのポインタ値を算出する演算手段も、複数のポインタ処理で時分割で共有使用可能であるので、フレームに対して1つあればよい。このような共通機能回路の共有化により、ポインタ処理単位数だけダウンカウンタを必要とする従来構成に比べて、回路規模の削減が可能となる。

【0029】

【実施例】図1は、請求項2に記載の発明のフレーム位相同期回路の第一実施例構成を示すブロック図である。

【0030】図において、受信ハイウェイ上の受信フレームからフレーム同期信号、オーバーヘッドビット、ポインタを除いたユーザ情報は、き込み制御回路11が指示するアドレスに従ってメモリ12にき込まれる。読み出し制御回路13はメモリ12からユーザ情報を読み出す際のアドレスを指示する。アドレス記憶用バッファ

8

14は受信フレーム内の特定ユーザ情報をメモリ12に書き込んだアドレスを記憶し、そのアドレスと読み出し制御回路13が出力するアドレスとが比較器15で比較され、一致検出信号が出力される。

【0031】受信フレームカウンタ16は、受信フレーム位相を取り込んで受信フレームのオフセットアドレスを計数し、ポインタ検出回路17およびポインタバッファ18に与える。ポインタ検出回路17は、それに応じて受信フレーム内のユーザ情報先頭位置を示すポインタを検出し、ポインタバッファ18はその受信ポインタ値を記憶する。また、送出フレームカウンタ19は、装置内フレーム位相を取り込んで送出フレームのオフセットアドレスを計数し、オフセットレジスタ20は比較器15の一致検出信号によってそのカウンタ出力を送出フレームのオフセット値として記憶する。加減算器21は、ポインタバッファ18の値とオフセットレジスタ20の値とを用いて加減算処理を行い、その結果を送出フレームのポインタ値としてセレクタ22に送出する。セレクタ22は、このポインタと、別途与えられるフレーム同期信号、オーバーヘッドビット、メモリ12から読み出されたユーザ情報とを多重化して出力する。

【0032】ここで、本実施例の動作説明に当たり、処理対象となる信号のフレーム構成について図2を参照して説明する。なお、図2(1)に示すフレームは、受信フレームのポインタから付け替えられる送出フレームのポインタを求める原理を説明するために、フレーム内に1つのポインタが収容されている単純な構成とする。1フレームは、33タイムスロットから構成され、フレーム同期信号①、ポインタ②およびオーバーヘッドビット③にそれぞれ1タイムスロットが割り当てられる。残りの30タイムスロットはユーザ情報に割り当てられ、フレーム同期信号①、ポインタ②およびオーバーヘッドビット③の間に10タイムスロットずつ挿入される。また、図のユーザ情報タイムスロット位置に示す番号はオフセット値であり、ユーザ情報のポインタ②からの距離を表す。

【0033】ポインタ②はフレーム内でのユーザ情報の先頭位置を示すが、図2(2)に示すように、1フレーム分のユーザ情報が2フレームに跨って分散している場合には、そのユーザ情報の先頭位置を明らかにしておくことが不可欠となる。そのために、ポインタ②にはユーザ情報の先頭位置があるタイムスロットのオフセット値がポインタ値Xとして書かれている。たとえば、ポインタ値Xが0であるとする、ユーザ情報の先頭は図2(1)に示すオフセット0の位置にあり、ユーザ情報の最後尾はオフセット29の位置となる。また、ポインタ値Xが15であるとする、ユーザ情報の先頭はオフセット15の位置にある。このポインタ値が変更されない限り、ユーザ情報の先頭位置は各フレームにおいて同じオフセット位置にあることになる。

【0034】このようなフレーム構成の信号を受信フレ

9

ームとして新しい送出フレームを構成する場合に、ポインタを用いたフレーム位相同期方式では、送出フレームのフレーム同期信号、ポインタおよびオーバーヘッドビットの位置が受信フレームのそれらの位置とは独立に設定されるが、ユーザ情報の位置は受信フレームのユーザ情報位置に対してメモリ通過分わずかに遅延するだけで、ほとんど遅れずに伝送することができる。

【0035】以下、本実施例における受信フレームと送出フレームの時間関係について、図3を参照して説明する。なお、ここでは簡単のために動作説明に必要なタイムスロットのみを示す。

【0036】図において、①は受信フレームを示し、②は送出フレームを示し、③は送出フレームオフセット値を示す。受信フレーム①では、ポインタ31に続いてオフセット0のユーザ情報32があり、オフセットXの位置にユーザ情報の先頭33がある。送出フレーム②では、メモリ12を通過する遅延で受信フレームにおけるオフセット0のユーザ情報34が出現し、さらに受信フレームにおけるユーザ情報の先頭35が出現する。

【0037】このとき、送出フレーム②で受信フレームにおけるオフセット0のユーザ情報34からユーザ情報の先頭35までのユーザ情報数は、受信フレーム①のポインタ31に設定されるポインタ値Xに一致する。ここで、送出フレーム②に受信フレームにおけるオフセット0のユーザ情報34が出現した時点から、送出フレーム②のポインタ36までのユーザ情報数を $\alpha_1$ とすると、送出フレーム②のポインタ36からユーザ情報の先頭35が出現する時点までのユーザ情報数(オフセット値)Yは、

$$Y = X - \alpha_1$$

となり、これが付け替えられる送出フレーム②のポインタ値となる。なお、送出フレーム②に受信フレームにおけるオフセット0のユーザ情報34が出現した時点の送出フレームのオフセット値を1(図では21)として $\alpha_1$ を表すと、

$$\alpha_1 = 30 - 1 \quad (1 = 0 \sim 29)$$

となる。

【0038】したがって、送出フレーム②のポインタ値(Y)は、

$$Y = X - \alpha_1 = X - (30 - 1) = X + 1 - 30$$

となるので、受信フレーム①のポインタ31に設定されているポインタ値Xと、受信フレームにおけるオフセット0のユーザ情報34が出現した時点の送出フレームのオフセット値1が判れば、送出フレーム②のポインタ値を設定することができる。このように、本発明の特徴は、受信フレームのポインタ値を検出してから受信フレームと送出フレームとの位相差を検出し、それに応じて送出フレームのポインタ値を発生させることができることにある。

【0039】以下、図1に示すフレーム位相同期回路の

10

実施例構成において、以上の機能を実現する動作について説明する。受信フレームのユーザ情報は、書き込み制御回路11で指定されたアドレスに従って順次メモリ12に書き込まれる。ポインタ検出回路17では受信フレームのポインタを検出し、ポインタバッファ18にそのポインタ値Xを格納する。また、受信フレームのオフセット0のユーザ情報32をメモリ12に書き込んだときのアドレスをアドレス記憶用バッファ14に記憶させる。

【0040】一方、送出フレームを作成する際には、比較器15がアドレス記憶用バッファ14の値と読み出し制御回路13の出力とを比較し、両者の一致をもって送出フレームに受信フレームにおけるオフセット0のユーザ情報34が出現したことを検出する。また、送出フレームカウンタ19は装置内フレーム位相に同期して計数し、比較器15の一致検出信号によってカウンタ出力が送出フレームのオフセット値1としてオフセットレジスタ20に記憶される。

【0041】加減算器21では、ポインタバッファ18に格納されたポインタ値Xとオフセットレジスタ20に記憶されたオフセット値1とを加算し、1フレーム当たりのユーザ情報数(上述した例では30)を減じることににより、付け替えられる送出フレームのポインタ値Y(=X+1-30)を得ることができる。ただし、ポインタ値Yが負になる場合には、ユーザ情報数を加えたものが送出フレームのポインタ値Yとなる。この加減算器21で求められた送出フレームにおけるポインタ値はセレクタ22に送られ、装置内フレーム位相に従って、フレーム同期信号、オーバーヘッドビット、ユーザ情報と多重化されて出力される。

【0042】図4は、請求項2に記載の発明のフレーム位相同期回路の第二実施例構成を示すブロック図である。本実施例の特徴とするところは、図1に示す第一実施例構成において、アドレス記憶用バッファ14および比較器15に代えて、受信フレーム内の特定ユーザ情報をメモリ12に書き込んだ際にメモリ12内に残っているデータ量を計算する減算器41と、減算器41の出力をカウントダウンするダウンカウンタ42と、ダウンカウンタ42の出力の0をデコードするデコーダ43を備えた構成にある。すなわち、受信フレーム内の特定ユーザ情報として、第一実施例では受信フレームのオフセット0のユーザ情報を用いたが、第二実施例では受信フレームのオフセット29(図2に示すフレームの場合)のユーザ情報を用いることを特徴とする。

【0043】以下、図2に示すフレーム構成の信号を用いたときに、本実施例における受信フレームと送出フレームの時間関係について、図5を参照して説明する。なお、ここでは簡単のために動作説明に必要なタイムスロットのみを示す。

【0044】図において、①は受信フレームを示し、②

は送出フレームを示し、③は送出フレームオフセット値を示す。受信フレーム①では、ポインタ51の前にオフセット29のユーザ情報52があり、オフセットXの位置にユーザ情報の先頭53がある。送出フレーム②では、メモリ12を通過する遅延で受信フレームにおけるオフセット29のユーザ情報54が出現し、さらに受信フレームにおけるユーザ情報の先頭55が出現する。

【0045】このとき、送出フレーム②で受信フレームにおけるオフセット0のユーザ情報54からユーザ情報の先頭55までのユーザ情報数は、受信フレーム①のポインタ51に設定されるポインタ値Xに1を加えた値になる。ここで、送出フレーム②に受信フレームにおけるオフセット0のユーザ情報54が出現した時点から、送出フレーム②のポインタ56までのユーザ情報数を $\alpha_1$ とすると、送出フレーム②のポインタ56からユーザ情報の先頭55が出現する時点までのユーザ情報数(オフセット値)Yは、

$$Y = X - \alpha_1 + 1$$

となり、これが付け替えられる送出フレーム②のポインタ値となる。なお、送出フレーム②に受信フレームにおけるオフセット0のユーザ情報54が出現した時点の送出フレームのオフセット値を1(図では20)として $\alpha_1$ を表すと、

$$\alpha_1 = 30 - 1 \quad (1 = 0 \sim 29)$$

となる。

【0046】したがって、送出フレーム②のポインタ値(Y)は、

$$Y = X - \alpha_1 + 1 = X - (30 - 1) + 1 = X + 1 - 29$$

となるので、受信フレーム①のポインタ51に設定されているポインタ値Xと、受信フレームにおけるオフセット0のユーザ情報54が出現した時点の送出フレームのオフセット値1が判れば、送出フレーム②のポインタ値を設定することができる。このように、本実施例方式によっても、受信フレームのポインタ値を検出してから受信フレームと送出フレームとの位相差を検出し、それに応じて送出フレームのポインタ値を発生させることができる。

【0047】以下、図4に示すフレーム位相同期回路の実施例構成において、以上の機能を実現する動作について説明する。受信フレームのユーザ情報は、書き込み制御回路11で指定されたアドレスに従って順次メモリ12に書き込まれる。ポインタ検出回路17では受信フレームのポインタを検出し、ポインタバッファ18にそのポインタ値Xを格納する。また、受信フレームのオフセット29のユーザ情報52をメモリ12に書き込んだときに、読み出し制御回路13が示す読み出しアドレスと書き込み制御回路11が示す書き込みアドレスの差を減算器41が計算し、その値をダウンカウンタ42にセットする。これにより、メモリ12内に残っているデータ量を算出することができる。以後、メモリ12からデータ

が1つ読み出されるごとに、ダウンカウンタ42をカウンタダウンする。ダウンカウンタ42の値が0になった時点で、受信フレームのオフセット29のユーザ情報52がメモリ12から読み出されたことになり、デコーダ43はそれを検出してオフセットレジスタ20に信号を送る。すなわち、オフセットレジスタ20には、その時点の送出フレームのオフセット値1が記憶される。

【0048】加減算器21では、ポインタバッファ18に格納されたポインタ値Xとオフセットレジスタ20に記憶されたオフセット値1とを用い、上述の $Y = X + 1 - 29$ の演算を行うことにより、付け替えるべき送出フレームのポインタ値Yを得ることができる。この加減算器21で求められた送出フレームにおけるポインタ値はセレクタ22に送られ、装置内フレーム位相に従って、フレーム同期信号、オーバーヘッドビット、ユーザ情報と多重化されて出力される。

【0049】このようにして、受信フレーム上のポインタの直前のタイムスロット(図2に示すフレームの場合にはオフセット29のユーザ情報52)を特定ユーザ情報として用い、このタイムスロットが送出フレームに現れたときの送出フレームのオフセット値1と、受信フレームのポインタ値Xとから簡単に付け替えるポインタを求めることができる。

【0050】図6は、請求項2に記載の発明のフレーム位相同期回路の第三実施例構成を示すブロック図である。本実施例の特徴とするところは、図1に示す第一実施例構成において、アドレス記憶用バッファ14、比較器15に代えて、受信フレームカウンタ16の出力の0をデコードし、所定のフラグを出力するデコーダ61を備え、メモリ12が受信フレームのオフセット0のユーザ情報が書き込まれるときにそのフラグを同じアドレスに書き込み、さらにオフセットレジスタ20がメモリ12から読み出されたフラグによって送出フレームカウンタ19が出力する送出フレームのオフセット値を記憶する構成にある。すなわち、受信フレーム内の特定ユーザ情報として、第三実施例では第一実施例と同様に受信フレームのオフセット0のユーザ情報を用いるが、その検出方法が異なる。

【0051】ここで、本実施例の動作説明に当たり、処理対象となる信号形式について図7を参照して説明する。ここに示す信号形式は、上述した同期デジタルハイアラキー(SDH)の基本信号形式として標準化されているSTMフレームにおけるSTM-0フレームの構成である。なお、STM-0フレームでは、図12に示す構成に対して、AUポインタ71が異なる他は同一である。

【0052】ユーザ情報はユーザ情報領域に動的に収容され、AUポインタ71にはこのユーザ情報の先頭が存在する位置(ポインタからのオフセット値)が書かれる。AUポインタ71は、H1、H2、H3の3バイト



から構成され、H1、H2の2バイトがユーザ情報の先頭位置を示すのに用いられる。STMフレーム内のユーザ情報位相が変化する1つの場合として、余剰信号の挿脱による位相変化がある。余剰信号を1タイムスロット挿入した場合に、挿入以降のユーザ情報は前のフレームに比べて1タイムスロット遅れる。この動作を正スタフと呼び、挿入した余剰信号を正スタフバイトと呼び、このときにポインタ値が+1される。STMフレーム内のAUポインタ71については、正スタフバイトの挿入位置として、AUポインタH3の直後が用意され

【0053】正スタフとは逆にフレームに予め収容されている余剰信号を抜き取る動作を負スタフと呼ぶ。この場合には、余剰信号の抜き取りにより、以降のユーザ情報は前のフレームに比べて1タイムスロット前倒しで伝送される。なお、抜き取る余剰信号を負スタフバイトと呼び、ポインタ値が-1される。STMフレーム内のAUポインタ71のうち、H3が負スタフバイトであり、H3を抜き取ることにより、以降のユーザ情報を1タイムスロット早く伝送させることができる。

【0054】以下、STM-0フレームを受信信号としたときの本実施例の動作について説明する。受信フレームのユーザ情報は、書き込み制御回路11で指定されたアドレスに従って順次メモリ12に書き込まれる。ここで、受信フレーム位相を取り込む受信フレームカウンタ16が0を示すときに、デコーダ61が特定ユーザ情報としてオフセット0の存在を示すフラグを出力し、その特定ユーザ情報がメモリ12に書き込まれる際と同じアドレスにそのフラグを書き込む。ポインタ検出回路17では受信フレームのポインタを検出し、ポインタバッファ18にそのポインタ値Xを格納する。

【0055】一方、送出フレームを作成する際には、読み出し制御回路13の指示に従ってメモリ12からユーザ情報を読み出す。このとき、受信フレームのオフセット0を示すフラグが出現すれば、送出フレームに受信フレームにおけるオフセット0のユーザ情報が出現したことになる。送出フレームカウンタ19は装置内フレーム位相に同期して計数し、メモリ12から出力されるフラグによってそのカウンタ出力が送出フレームのオフセット値1としてオフセットレジスタ20に記憶される。すなわち、受信フレームのオフセット0のユーザ情報がメモリ12から出力されたときの送出フレームのオフセット値1がわかる。

【0056】加減算器21では、ポインタバッファ18に格納されたポインタ値Xとオフセットレジスタ20に記憶されたオフセット値1とを用い、上述の $Y = X + 1$ の演算を行うことにより、付け替えられる送出フレームのポインタ値Yを得ることができる。この加減算器

21で求められた送出フレームにおけるポインタ値はセレクタ22に送られ、装置内フレーム位相に従って、フレーム同期信号、オーバーヘッドビット、ユーザ情報と多重化されて出力される。

【0057】STMフレームでは、余剰信号の挿脱（スタフ、ジャスティフィケーション）によるフレーム内ユーザ位相の変動が起こる。このとき、あるフレームでスタフを送出した場合に、次の送出フレームではポインタが+1（正スタフ送出時）、または-1（負スタフ送出時）変化する。本実施例のポインタ変換法では、正または負スタフを送出したことにより、スタフバイト以降のユーザ情報位置が前フレームに比べて±1変化する。したがって、受信フレームのオフセット0のユーザ情報は、前フレームに比べて±1タイムスロット変化する。それに対応して、送出フレームカウンタ19の出力をオフセットレジスタ20が保持するタイミングも変動し、前フレームの値から±1変化した値がオフセットレジスタ20に取り込まれる。このように、本実施例では、スタフ送出以降自動的に送出フレームのポインタを±1変化する機能を有しているため、特にスタフのためのゲートを追加する必要はない。

【0058】以下、複数のポインタが収容されるフレームを扱う場合において、請求項2に記載の発明フレーム位相同期回路の実施例構成を図8に示す。本実施例の特徴とするところは、図1に示す第一実施例構成において、ポインタバッファ18およびオフセットレジスタ20をそれぞれ複数個備え、さらにポインタバッファ18およびオフセットレジスタ20の各出力の1つをそれぞれ選択して加減算器21に与えるセレクタ81、82を備える構成にある。

【0059】ここで、本実施例の動作説明に当たり、処理対象となる信号形式について説明する。本実施例で用いる信号形式は、上述した同期ディジタルハイアラキ（SDH）の基本信号形式として標準化されているSTMフレームにおけるSTM-0フレームである。このSTM-0フレーム内には、複数のVC-11またはVC-21が収容されており、各位相は複数のTUポインタで示されている。本実施例では、STM-0フレーム内にVC-11が28個収容されている場合について示す。

【0060】フレーム内の各VC-11の位相は、TUポインタから各VC-11の先頭タイムスロットまでのオフセットを用いて表現する。VC-11のオフセットアドレスは、8kHzフレームの4フレーム分の2kHzに対して定義されており、アドレスは#0～#103の値をとる。

【0061】以下、このようなVC-11を28個収容したSTM-0フレームを受信したときの実施例動作について説明する。受信フレームのうち、フレーム同期信号、オーバーヘッドビット、ポインタを除いた28個のVC-11ユーザ情報は、各VC-11単位に管理され、書き込

み制御回路11が指定するアドレスに従って順次メモリ12に書き込まれる。ポインタ検出回路17では28個の各TUポインタを検出し、28個の各ポインタバッファ18<sub>1</sub>~18<sub>28</sub>にそれぞれのポインタ値Xを格納する。また、受信フレームのオフセット0のユーザ情報をメモリ12に書き込んだときのアドレスを各VC-11単位にアドレス記憶用バッファ14に記憶させる。なお、アドレス記憶用バッファ14は、TUポインタ数の28個が必要である。

【0062】一方、送出フレームを作成する際には、比較器15がアドレス記憶用バッファ14の値と読み出し制御回路13の出力とを比較し、両者の一致をもって送出フレームに受信フレームにおけるオフセット0のユーザ情報が出現したことを検出する。各VC-11ユーザ情報は、メモリ12からSTMフレームマッピングに従って順次読み出されるので、異なるVC-11ユーザ情報が同時に読み出されることはない。すなわち、メモリ12に指定するアドレスは常に1アドレスである。したがって、比較器15は、複数のVC-11ユーザ情報で時分割で使用できるので、1個備えれば十分である。

【0063】また、送出フレームカウンタ19は装置内フレーム位相に同期して計数し、比較器15から各TU単位に出力される一致検出信号により、そのカウンタ出力が送出フレームのオフセット値1として各TU対応のオフセットレジスタ20<sub>1</sub>~20<sub>28</sub>に記憶される。なお、送出フレームカウンタ19の出力は各VC-11で共通であり、フレームに対して1個あればよいが、オフセットレジスタ20は各TU単位に28個が必要である。

【0064】ポインタバッファ18<sub>1</sub>~18<sub>28</sub>に格納されたポインタ値Xとオフセットレジスタ20<sub>1</sub>~20<sub>28</sub>に記憶されたオフセット値1は、セクタ81、82を介して各TU単位に取り出され、加減算器21ではそれぞれのポインタ値Xとオフセット値1とを用いた演算処理を行うことにより、付け替えられる送出フレームのポインタ値Yを得ることができる。この加減算器21で求められた送出フレームにおけるポインタ値はセクタ22に送られ、装置内フレーム位相に従って、フレーム同期信号、オーバーヘッドビット、ユーザ情報と多重化されて出力される。

【0065】ここで、従来技術に対する本実施例の利点について説明する。1フレーム中に複数のポインタをもつフレーム信号のポインタ変換の例として、上述したSTM-0フレーム内の28個のTUポインタ処理について考える。28個のポインタの付け替えを行うのに、従来技術のダウンカウンタによるポインタ付け替えでは、28個のTUポインタに対応して28個のダウンカウンタを備える必要があった。TUポインタの場合、オフセットアドレスが#0~#103であるので、ダウンカウンタとしては7bのカウンタが必要となる。7b同期式カウンタ1個を回路で実現する場合には150ゲート程度の回路規模

が必要であり、28個では $150 \times 28 = 4.2k$ ゲートの回路規模が必要となる。

【0066】一方、本実施例の構成では、送出フレームカウンタ19に7b同期式カウンタが必要であるが、このカウンタは各TUで共用できるためにSTMフレームに対しては1個あればよい。また、28個必要なアドレス記憶用バッファ14、ポインタバッファ18、オフセットレジスタ20のうち、アドレス記憶用バッファ14、ポインタバッファ18はポインタ処理の汎用部品としてポインタ処理部に基本的に備えられており、ポインタ処理のために別個にもつ必要はない。したがって、本実施例構成による追加ゲート数は、28個のオフセットレジスタ20のみとなる。ここで、オフセットアドレスを保持するには7bレジスタが必要であり、7bレジスタを50ゲートと換算すると、 $50 \times 28 = 1.4k$ ゲートで実現できる。すなわち、従来のダウンカウンタ法に比べて2.8kゲート少ない回路規模で実現できることになる。

【0067】また、本実施例の変形例として、オフセットレジスタ20を加減算器21の後ろに置き、送出ポインタレジスタと兼用すると、さらにこの1.4kゲートも不要となって従来のダウンカウンタ法に比べて4.2kゲート少ない回路規模で実現できることになる。

【0068】なお、以上示した実施例では、フレーム構成としてSTM-0フレームを用いたが、STM-1フレームまたはSTM-1フレームのN多重(N=4, 16, 64)の構成をもつSTM-Nフレームに対しても同様に本発明の適用が可能である。また、その他のポインタを用いるフレーム構成に対しても有効である。

【0069】また、以上示した実施例は、請求項1に記載の発明のフレーム位相同期方法を実現するための回路構成でもある。次に、複数のポインタが収容されるフレームを扱う場合において、請求項3に記載の発明のフレーム位相同期方法および請求項4に記載の発明のフレーム位相同期回路の実施例について説明する。

【0070】図9は、請求項4に記載の発明フレーム位相同期回路の実施例構成を示すブロック図である。本実施例の特徴とするところは、図8に示す実施例が受信ポインタの値をもとにポインタ演算を行って送出ポインタを求めたのに対して、受信ポインタを終端した後の保護等の処理を施した装置内ポインタ値をもとに、送出ポインタを求める構成にある。すなわち、複数の受信ポインタ値から装置内ポインタ値を求める際に、各ポインタ単位にポインタ終端回路を用意するのではなく、複数の受信ポインタ値に対して共通に用いるポインタ終端組み合わせ回路23を備え、各ポインタバッファ18<sub>1</sub>~18<sub>28</sub>には各ポインタごとの終端情報を保持させる構成にある。

【0071】ここで、終端とは、受信ポインタ値から装置内ポインタ値を求めるための処理であり、具体的にはNDFイネーブル/ディセーブルの検出、サイズの検

出、ポインタ異常の検出、スタップ検出/送出その他を意味する。

【0072】本実施例では、受信ポインタ値から装置内ポインタ値を求めることを特徴としており、得られた装置内ポインタ値から送出ポインタを求める処理は、上述した実施例における受信ポインタ値から送出ポインタを求める過程と同一である。したがって、ここでは受信ポインタ値から装置内ポインタ値を求める方法について説明する。

【0073】本実施例では、SDHにおけるVC-11 10  
を28個収容したSTM-0フレームを用いて説明する。STM-0フレームには、VC-11の数に対応して最大28個のTUポインタが収容される。TUポインタ内には、NDF/TUサイズ/オフセットポインタ値の各情報が格納されており、受信ポインタのNDF/サイズ/オフセットポインタ値をもとに、装置内ポインタ値を求める必要がある。そこで、ポインタ終端用組み合わせ回路23で受信ポインタから装置内ポインタを求め、得られた装置内ポインタを各ポインタバッファ18<sub>1</sub>～18<sub>28</sub>に保持する。

【0074】STM-0フレーム内では、TU-11は#1～#28がマッピング規則に従って順番に現れるので、TUポインタも#1～#28が所定の順番で現れる。したがって、受信ポインタ値から装置内ポインタ値を求める際には、ポインタ終端用組み合わせ回路23が、1フレーム前の装置内ポインタ値や受信ポインタ値と現フレームの受信ポインタと比較し、その比較結果を計数する。このとき、複数のTUポインタの終端処理を同時に行う必要はないので、ポインタ終端用組み合わせ回路23は、各TUポインタが独自にもつ必要はなく、28個のTUポインタで共有して時分割で使うことが可能となる。これにより、1TUポインタあたりに必要な組み合わせ回路とポインタバッファをそれぞれ28個ずつもつ必要はなく、1個のポインタ終端用組み合わせ回路23と、28個のポインタバッファ18<sub>1</sub>～18<sub>28</sub>があればよい。

【0075】従来構成では、このポインタ終端用組み合わせ回路とポインタバッファの両方について各ポインタ単位に用意していたので、フレーム内の収容ポインタ数が増加した場合には、両回路のゲート数分だけハードウェア量が増加していた。それに対して、本実施例構成では、複数のポインタが収容される場合でも、1個のポインタ終端用組み合わせ回路23を複数のポインタで時分割使用すればよい。したがって、収容ポインタ数に比例するのはポインタバッファの数だけとなり、回路規模の削減が可能となる。

【0076】このように、AIS、ポインタ異常、NDFイネーブル/ディセーブル、I/Dビット判定等の処理を行うことにより、受信ポインタ値から装置内ポインタ値を求めることができ、それ以降は上述した構成に基

づいて送出ポインタを求めればよい。

【0077】なお、以上の説明はSTM-0フレームを用いた例であるが、STM-N(N=1, 4, 16, 64)フレームにおいても有効である。フレーム内の信号の多重度が高いほど、ポインタ終端用組み合わせ回路の共有化による回路規模の削減効果は高くなる。

【0078】また、本実施例はSDHに従うSTMフレームに限るものではなく、ポインタを用いた伝送方式であり、ポインタを時分割で処理できる伝送形式であれば適用することができる。

【0079】また、STMフレーム内にVC-11のみが収容されている場合について説明したが、TUポインタ以外のポインタ、例えばVC-21が収容されていても有効であり、さらにそれらが混在している場合にも有効である。

【0080】

【発明の効果】以上説明したように本発明は、受信フレームと送出フレームとの位相差および受信フレームのポインタ値を用いることにより、送出フレームのポインタ値を演算により求めることができる。したがって、受信フレームのポインタ値に変更があった場合でも、1フレーム以上遅延することなく送出フレームのポインタ値の変更を行うことができる。

【0081】また、同一フレーム内の複数のポインタ処理において、共通機能回路の共有化が可能であるので、小さな回路規模でポインタ変換処理を行うことができる。今後、STM-Nフレームのように1フレーム内のポインタの多重度が上がっていくことが予想されるが、本発明により回路規模の増加を最小限に抑えて対応することが可能となる。

【図面の簡単な説明】

【図1】請求項2に記載の発明のフレーム位相同期回路の第一実施例構成を示すブロック図。

【図2】第一実施例において処理対象となる信号のフレーム構成を示す図。

【図3】第一実施例における受信フレームと送出フレームの時間関係について説明する図。

【図4】請求項2に記載の発明のフレーム位相同期回路の第二実施例構成を示すブロック図。

【図5】第二実施例における受信フレームと送出フレームの時間関係について説明する図。

【図6】請求項2に記載の発明のフレーム位相同期回路の第三実施例構成を示すブロック図。

【図7】第三実施例において処理対象となる信号形式を示す図。

【図8】複数のポインタが収容されるフレームを扱う場合において、請求項2に記載の発明のフレーム位相同期回路の実施例構成を示すブロック図。

【図9】複数のポインタが収容されるフレームを扱う場合において、請求項4に記載の発明のフレーム位相同期

19

20

回路の実施例構成を示すブロック図。

【図10】ネットワークのインタフェース規定点を示す図。

【図11】同期デジタルハイアラキの基本となるSTM-1のフレーム構成を示す図。

【図12】基本フレーム構成(STM-0)を示す図。

【図13】受信フレームと送出フレームの時間関係を示す図。

【図14】従来のフレーム位相同期回路の構成例を示すブロック図。

【符号の説明】

- 11 書き込み制御回路
- 12 メモリ
- 13 読み出し制御回路
- 14 アドレス記憶用バッファ
- 15 比較器
- 16 受信フレームカウンタ
- 17 ポインタ検出回路
- 18 ポインタバッファ
- 19 送出フレームカウンタ
- 20 オフセットレジスタ
- 21 加減算器
- 22 セレクタ

23 ポインタ終端用組み合わせ回路

31 ポインタ

32 受信フレームのオフセット0のユーザ情報

33 受信フレームのユーザ情報の先頭

34 送出フレームで受信フレームにおけるオフセット0のユーザ情報

35 送出フレームで受信フレームにおけるユーザ情報の先頭

36 送出フレームのポインタ

10 41 減算器

42 ダウンカウンタ

43 デコーダ

51 ポインタ

52 受信フレームのオフセット29のユーザ情報

53 受信フレームのユーザ情報の先頭

54 送出フレームで受信フレームにおけるオフセット29のユーザ情報

55 送出フレームで受信フレームにおけるユーザ情報の先頭

20 56 送出フレームのポインタ


61 デコーダ

71 AUポインタ

81, 82 セレクタ


【図7】

### 第三実施例において処理対象となる信号形式




【図10】

### ネットワークのインタフェース規定点




【図1】

請求項2に記載の発明の第一実施例構成



【図12】

基本フレーム構成 (STM-0)




(13)


【図2】

第一実施例において処理対象となる信号のフレーム構成


(1)



(2)




【図3】




【図4】

請求項2に記載の発明の第二実施例構成






【图 5】




【図6】

請求項2に記載の発明の第三実施例構成




【図8】

複数のポインタが収容されるフレームを扱う場合において、  
請求項2に記載の発明の実施例構成




【図9】

複数のポインタが収容されるフレームを扱う場合において  
請求項4に記載の発明の実施例構成




【図11】




【図13】

受信フレームと送出フレームの時間関係



【図14】

## 従来のフレーム位相同期回路の構成例



フロントページの続き

(51) Int. Cl.<sup>5</sup>

H04L 25/52

識別記号

庁内整理番号

A 8226-5K

F I

技術表示箇所